PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-058852

(43)Date of publication of application: 14.03.1988

(51)Int.Cl.

H01L 21/76

(21)Application number: 61-201670

(22)Date of filing:

(71)Applicant:

OKI ELECTRIC IND CO LTD

29.08.1986

(72)Inventor:


SUZUKI KENICHI

(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To realize a complete isolation structure in a simple process which is the strong point of an anode formation method by a method wherein grooves, which penetrate an N-type semiconductor layer and reach a P-type semiconductor layer, are formed and after the grooves are filled with a P-type semiconductor, an anode formation treatment is performed, the whole region of the P-type semiconductor and the P-type semiconductor layer just under the N-type semiconductor layer are covered into a porous semiconductor layer and the porous semiconductor layer is converted into an oxide film.

CONSTITUTION: Opening parts 26 are provided in a nitride film 25 and an oxide film 24 for buffering, grooves 27 to reach a P-type Si substrate 21 are formed, a P-type poly Si layer 28 is deposited to fill the grooves 27, the poly Si layer 28 is etched back and the poly Si layer 28 is made to remain only in the interiors of the grooves 27. Then, the P-type poly Si layer 28 and the P-type Si substrate 21 are converted into a porous Si layer 29. Then, the porous Si layer 29 is converted into a porous Si oxide film 30 using the nitride film 25 as a mask, the nitride film 25 and the oxide film 24 for buffering are removed and an n-type element forming region 31 consisting of an n+ buried diffusion layer 22 and an n- epitaxial layer 23 is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

19 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63 - 58852

⑤Int.Cl.⁴

識別記号

沖電気工業株式会社

庁内整理番号

❸公開 昭和63年(1988) 3月14日

H 01 L 21/76

P - 7131 - 5F

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称

顋

仍出

半導体集積回路装置の製造方法

②特 願 昭61-201670

愛出 願 昭61(1986)8月29日

砂発 明 者 鈴 木 研 一

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

砂代 理 人 弁理士 菊 池 弘

朔 細 書

1. 発明の名称

半導体集積回路装置の製造方法

2 特許請求の範囲

(a) N型半導体層を表面上に有するP型半導体層の選択された領域に、前記N型半導体層を貫通してP型半導体層に達する溝を形成する工程と、

(b) その隣をP型半導体で充填する工程と、

(c) そのP型半導体と前記P型半導体層に陽極化成処理を行い、P型半導体の全領域かよび、前記N型半導体層直下のP型半導体層あるいはP型半減体層の全領域を多孔質半導体層に変換する工程と、

3. 発明の詳細な説明

(産炎上の利用分野)

この発明は半導体集験回路装置の製造方法に係 り、特に数子分離に関するものである。 (従来の技術)

パイポーラ型半導体無積回路装置の素子分離は、古くはPN接合分離法によつていたが、紫子が微細化され集積度が増大するにつれ分離領域の面積を削減する必要が生じ、シリコン酸化酶を利用した酸化酶分離法、いわゆるアイソプレーナに移行していつた。

取化與分離法は、PN接合分離法に比べて著しく分離領域を減少させるのみならず、累子形成領域以外のすべての領域を厚い酸化與に変換するため、配線、基板間の浮遊容量が減少し、高速化にも寄与する効果的な方法であつた。

しかし、近年、素子の高速化への要求は均々強 まり、高速化への妨げとなる寄生容量を極力也被 化させる検討が行われている。

素子分離技術に関しては、悲板・コレクを間の 寄生容針を低減化するために、素子の類面はかり でなく底面をも絶縁物で分離する完全分離構造と することが高速化に対し有効である。

完全分離構造を実現する一手段として、半週件

特開昭 63-58852 (2)

トランジスタ研究SSD79-95、P45~54に開示されるように、陽極化成法によりシリコン 茜板内に多孔質シリコン居を形成し、これを酸化することにより得られる多孔質シリコン酸化 成法では、多孔質シリコンは、シリコン中の正孔電流により形成されるので、陽極化成電流を適当な通路に形成しておくことにより、シリコンを形成ウの任意の場所に多孔質シリコンを形成することが可能である。

第2回に、従来技術の一例として、防柩化成法による完全分離技術をパイポーラデバイスに適用した場合の完全分離構造を得るまでの工程断面図を示す。

まず、第2図(A) に示すように、P型シリコン 基板1のトランジスタを形成すべき領域の表面上 にN⁺型埋込拡散層2を形成した後、全表面上にN⁻ 型エピタキシャル層3を形成する。さらに、その N⁻型エピタキシャル層3の全表面上に級衡用酸化 誕4. 選化シリコン映(以下塑化與と呼ぶ)5を

に拡がる。そして、とこでは、N⁺型埋込拡散層 2 の全底面が多孔質化されるまで陽極化成処理を行うもので、これにより、P⁺型拡散層 7 と P 型シリコン基板 1 の表面倒が多孔質シリコン層 8 に変換された第 2 図(c)の構造が得られる。

その後、壁化製 5 をマスクとして多孔質シリコンととにより第2 図(D)に示示すりの後のではないないのではないのではないのではないのでは、多孔質シリコン酸化度 9 を待る。この時、多孔質シリコン層 8 位 実効的な表面ながまでは、多孔質が変しく、また、多孔質ができる。また、 協を化成処理にかいてものととができる。また、 協を化成処理にかいてを入り、 酸化による体質地加分を吸収することが可能に、 通常選択酸化法で問題となる段差の発生を回避することができる。

その後、同第2図 (D) に示すように、 選化膜 5 と 被衝用酸化膜 4 を除去するもので、以上により、N⁺型埋込拡散層 2 とその上のN⁻型エピタキンヤル

次に、第2図(B) に示すように、通常の写真食 刻法により登化膜 5 かよび緩衝用酸化膜 4 に閉口 耶6を形成し、との閉口部6を通してN⁻型エピタ キシヤル層 3 中へP⁺型不純物を拡散し、P⁺ 型拡散 層7を形成する。とのP⁺型拡散層 7 は、少なくと

順次形成する。

もP型シリコン茜板1に到達するまで深く拡散する必要がある。

層 3 が前記多孔質シリコン酸化與 9 で完全分離された第 2 図 (D) に示すような完全分離構造が得られる。

以上のように、陽極化成法により形成される多 孔質シリコン層を利用した完全分離法は、プロセスが比較的簡単で有効な方法であると言える。 (発明が解決しようとする問題点)

しかるに、上記従来技術では、1~3 μm 厚のエピタキシャル層 3 中へ P⁺型拡散を行うためP⁺型拡散層 7 の横方向拡散が大きく、また、写真食刻法を用いてのN⁺型埋込拡散層 2 の形成が必殺なため、P型拡散用の開口配 6 を形成する際のマスク台わせ余裕を見込む必要があり、これらから分離領域幅の縮小に限界を与えると云う問題点があった。

この発明は、以上述べた分離領域の数細化を行いたくいという従来技術の問題点を除去して、 陽極化成法の特長である簡単なプロセスで完全分離構造を実現することのできる半導体集制回路装置の製造方法を提供することを目的とする。

特開昭63~58852 (3)

(問題点を解決するための手段)

この発明は、完全分離構造を有する半導体集役 回路装置の製造方法にかいて、N型半導体層を投 面上に有するP型半導体層の選択された領域に 前記N型半導体層を貫通してP型半導体層に る体を形成し、その解をP型半導体で埋めたた でP型半導体を形成に でP型半導体層を配成した。 理を行い、P型半導体層を がないはP型半導体層に がないないないないで 単導体層で のP型半導体層を のP型・ のP型・

(作用)

このよりな方法にかいては、N型およびP型半 資体層に形成される際によつて素子分離領域幅が 決定される。また、海形成によつて不要部分が除 去されるようになるので、P型半導体層の最面全 体にN型半準体層の一部として埋込拡散層を形成 してかくことができ、その結果、前配機を形成す る際にマスク合わせ余裕を考慮する必要がなくな

との場合、シリコン蕃板21はP型に限らずN型 も可能となる。

次に、第1図 (B) に示すように、通常の写真食 刻法を用いて茶子分離領域となるべき領域の選化 膜25かよび緩衝用酸化膜24に幅1~3μm の 開口部26を設け、さらにこの開口部26を通し て、シリコン器板表面に対して垂直にエピタキシ ヤル層23かよびN⁺型埋込拡散層22を貫通して P型シリコン器板21に選する深さ4~6μm の 海27を形成する。

税いて、第1図(C) に示すように、全要面に埋込材料として、P型不納物であるポロンを添加したP型多結晶シリコン層28を厚く(2~4μm)地板して深27を埋める。その後、第1図(D) に示すように、公知の方法により多結晶シリコン層28をエッチパックし、深27の内部にのみ多結晶シリコン脳28を改存させる。その際、エッチパックの深さは、放終工程にかいて紫子形成はとような適当な深さとする。なか、多結晶シリコン脳中へのポロンの流

(寒 施 例)

る。

以下、との発明の半導体集団回路装置の製造方法の一実施例について図面に基づき説明する。 第1図(A)~(G) は一実施例の工程断面図である。

との図示の一実施例は、この発明をパイポーラ型半導体集制回路基盤に適用したものであるが、 との発明の適用範囲は、これに限るものではなく、 MOS型その他の半導体集制回路装置に適用する ことも可能である。

まず、第1図(A)は、P型シリコン基板21の全面に厚み1~2月mのN⁺型埋込拡散層22を形成し、その上に1~3μm厚のN⁻型エピタキシャル層23を形成し、更に200~500A厚の緩循用酸化腺24、1000~2000A厚の短化シリコン膜(以下強化膜と呼ぶ)25を順次形成したものである。なか、後工程のシリコン基板21の附極化成処理を容易にするため、N⁺型埋込拡散層22の形成前に更にP⁺型埋込拡散層を必要に応じて全面に形成してもよい(図には示していない)。

加方法は、該多結晶シリコン層の気相化学成長中 に添加する方法に限るものではなく、無添加の多 結晶シリコン層を堆積させ落27を埋め、エッチ パックにより得27の内部にのみ多結晶シリコン 層を残存形成した後に、多結晶シリコン層中での ポロンの拡散速度が速いことを利用して、多結晶 シリコン層中へ選択的にポロン拡散を行つてもよ

統いて、フッ化水器配水容液中で階極化成処理を行うことにより、第1図(E)に示すように、終27内部のP型多結晶シリコン層28かよび気子形成領域となるN+型埋込拡散層22の時、陽極化反応は、P型シリコン協を29には、P型シリコン協ないに反応が進行し、N型シリコン局29で囲まれたN+型埋込拡散暦22と以近域、31が晶状に形成される。

次に、量化膜25をマスクとして熱酸化処理を

特開昭 63-58852 (4)

行い、第1図(F)に示すように多孔質シリコン暦 29を多孔質シリコン酸化酸30に変換する。

粒後に、第1図(G)に示すように窒化膜25と 援衛用配化膜24を除去するもので、以上により、 多孔質シリコン酸化膜30で完全分離されたN⁺型 埋込拡散層 2 2 とN^T型エピタキシャル層 2 3 から たるN型の素子形成領域31が得られる。

なか、上記一実施例では、N⁺型埋込拡散層 2 2 直下のP型シリコン基板部分のみを多孔シリコン 層29とし、更に多孔質シリコン酸化膜30に変 換したが、P型シリコン基板21の全領域を多孔 質シリコン層とし、更に多孔質シリコン酸化酸に 変換してもよい。

(発明の効果)

以上詳細に説明したように、この発明の方法に よれば、N型半導体層を表面上に有するP型半導 体層の選択された領域に前配N型半導体層を貫通 してP類半導体層に達する溝を形成し、その溝を P型半導体で塊めた後、陽極化成反応を進行させ るようにしたので、従来方法で問題となつていた

生容量や浮遊容量が大幅に低波されるばかりでな く、分離領域縮小による集積度の向上が図れると ともに、配線長の短縮により配線遅延を低減する ことができるので、高速高集後パイポーラデバイ スの実現が可能となる。

4. 図面の簡単な説明


第1図はこの発明の半導体集積回路装置の製造 方法の一寒施例を示す工程断面図、第2図は従来 技術の一例を示す工程断面図、第3図は降極化成 処理工程の配線図である。

2 1 ··· P 週 シリコン 基板、 2 2 ··· N⁺型埋 込 拡 散 層、23…N型エピタキシヤル層、27… 群、 28… P型多結晶シリコン層、29…多孔質シリ コン屋、30…多孔質シリコン酸化膜。

> 特許出與人 沖谑気工柴株式会社 代理人 弁理士

P⁺拡散の横方向拡がりによる化成反応領域の拡大 を防止するととができ、化成反応領域延いては衆 子分離領域は海幅で正確に決定されるようになり、 その結果、パターン変換差の殆どない敬細な分離 領域幅を有する完全分離構造を得ることができる。 また、との方法によれば、背形成によつて不要部 分が除去されるようになるので、P型半導体層の 表面全体にN型半導体層の一部として埋込拡散層 を形成しておくことができ、その結果として埋込 拡散用のマスクが不要となるため工程を著しく短 超するととができるとともに、前配桝形成時にマ スク合わせ余裕を考慮する必要がたくなるので、 分離領域幅の一層の微細化が可能となる。さらに、 との発明の方法によれば従来と同様に表面を平坦 にできる。

これらのように、との発明の製造方法によれば、 表面が平坦で、パターン寸法変換差の殆どない数 細な分離領域幅を有する理想的を完全分離構造が 得られ、その結果、例えばパイポーラ型半導体集 積回路装置に適用すれば、コレクター基板間の寄



本発明-実施例の工程町面図 第 1 図

特別四63-58852 (5)

